一、公司簡介
中天聯(lián)科(Availink)是一家專注于數字電視和多媒體領域的芯片設計和應用系統(tǒng)開發(fā)的半導體高新技術公司。
公司于2005年成立，由海外歸國科學家創(chuàng)建，核心成員具有多年研發(fā)經驗和多項研發(fā)成果。公司運營主體設在北京，同時在美國馬里蘭州、韓國首爾、臺灣新竹、成都和深圳設有研發(fā)中心和客戶技術支持中心。公司的技術團隊由國際數字通信領域、混合信號和影音多媒體IC專家組成，擁有從系統(tǒng)理論、芯片開發(fā)到整機系統(tǒng)解決方案設計的全方位經驗。目前公司在世界各地共有超過300人的研發(fā)及市場銷售團隊。
中天聯(lián)科經過多年的持續(xù)發(fā)展，已經成為數字電視解調產品領域的之一，同時在國內數字電視市場積累了豐富的客戶資源。中天聯(lián)科致力于成為行業(yè)，公司于2015年3月并購了總部位于臺灣的凌陽科技旗下的數字機頂盒STB(Set-Top-Box)產品事業(yè)部及相關資產，其機頂盒產品線成為公司數字電視產品布局中單獨的產品系列。當前，中天聯(lián)科產品涵蓋衛(wèi)星、地面、有線等數字電視技術標準，可提供多款、多標準解調/解碼芯片和機頂盒解決方案及多媒體解決方案，為全球數字電視客戶提供優(yōu)質的產品和服務。公司累積芯片出貨量達數億片。
二、招聘職位
ASIC Front-End Engineer
Location: Beijing, China
Number: 10
Responsibility:
Design blocks for highly complex digital communication and multimedia SoCs
Block/System level verification
FPGA prototyping
Qualification:
Master Degree in CS or EE or equivalent.
Proficient in Digital IC design FE flow is a must (e.g. RTL coding, verification, synthesis, DFT insertion
and timing analysis)
Skill with simulator is a must ( e.g. ncsim and vcs)
Ability of programming shell/perl/tcl scripts under linux OS.
Knowledge of Video Image Coding/Decoding/Processing/algorithm is a big plus.
C/C experience is a plus.
Good understanding of advanced verification methodologies, UVM/VMM is a strong plus
Good understanding of complex high-speed peripheral interface is a strong plus, such as USB/Ethernet
English level: CET-6
A good team-player with open-minded and proactive working style
Physical Design Engineer
Location: Beijing, China
Number: 5
Responsibility:
RTL synthesis.
Large scale Integrated Circuit Place & Route with advance technology nodes (like 40nm).
Timing analysis and fixing, timing signoff.
Design for Test.
Physical Signoff (DRC & LVS).
Deliver SOC chips within schedule.
Qualification:
MUST HAVE
Have clear and good concept for digital IC design, including timing and semiconductor knowledge.
Good team-player with open-minded and proactive working style
Good communication skills in English both writing and verbal
BSEE or above in related field.
NICE TO HAVE
Experiences in EDA tools, specially Place and Route tools is a strong plus.
Experiences in IC design is a strong plus.
Experience in Unix/Linux working environment is a plus.
Experience in TCL, Perl language is a plus.
【招聘流程】
投遞簡歷→技術筆試→技術面試→HR面試→錄用
【投遞簡歷注意事項】
招聘范圍：面向全國各高校
招聘人數：15
簡歷投遞日期：9-12月
投遞方式：請各位同學以郵件形式發(fā)送中英文簡歷至campus2016@availink.com，且將郵件主題命名為“學
校-學歷-專業(yè)-姓名-應聘職位”。
鄭重提示：本信息來源于網絡，請仔細甄別，僅供參考！請您在簽合同之前切勿支付任何形式的費用，以免上當受騙！
中天聯(lián)科(Availink)是一家專注于數字電視和多媒體領域的芯片設計和應用系統(tǒng)開發(fā)的半導體高新技術公司。
公司于2005年成立，由海外歸國科學家創(chuàng)建，核心成員具有多年研發(fā)經驗和多項研發(fā)成果。公司運營主體設在北京，同時在美國馬里蘭州、韓國首爾、臺灣新竹、成都和深圳設有研發(fā)中心和客戶技術支持中心。公司的技術團隊由國際數字通信領域、混合信號和影音多媒體IC專家組成，擁有從系統(tǒng)理論、芯片開發(fā)到整機系統(tǒng)解決方案設計的全方位經驗。目前公司在世界各地共有超過300人的研發(fā)及市場銷售團隊。
中天聯(lián)科經過多年的持續(xù)發(fā)展，已經成為數字電視解調產品領域的之一，同時在國內數字電視市場積累了豐富的客戶資源。中天聯(lián)科致力于成為行業(yè)，公司于2015年3月并購了總部位于臺灣的凌陽科技旗下的數字機頂盒STB(Set-Top-Box)產品事業(yè)部及相關資產，其機頂盒產品線成為公司數字電視產品布局中單獨的產品系列。當前，中天聯(lián)科產品涵蓋衛(wèi)星、地面、有線等數字電視技術標準，可提供多款、多標準解調/解碼芯片和機頂盒解決方案及多媒體解決方案，為全球數字電視客戶提供優(yōu)質的產品和服務。公司累積芯片出貨量達數億片。
二、招聘職位
ASIC Front-End Engineer
Location: Beijing, China
Number: 10
Responsibility:
Design blocks for highly complex digital communication and multimedia SoCs
Block/System level verification
FPGA prototyping
Qualification:
Master Degree in CS or EE or equivalent.
Proficient in Digital IC design FE flow is a must (e.g. RTL coding, verification, synthesis, DFT insertion
and timing analysis)
Skill with simulator is a must ( e.g. ncsim and vcs)
Ability of programming shell/perl/tcl scripts under linux OS.
Knowledge of Video Image Coding/Decoding/Processing/algorithm is a big plus.
C/C experience is a plus.
Good understanding of advanced verification methodologies, UVM/VMM is a strong plus
Good understanding of complex high-speed peripheral interface is a strong plus, such as USB/Ethernet
English level: CET-6
A good team-player with open-minded and proactive working style
Physical Design Engineer
Location: Beijing, China
Number: 5
Responsibility:
RTL synthesis.
Large scale Integrated Circuit Place & Route with advance technology nodes (like 40nm).
Timing analysis and fixing, timing signoff.
Design for Test.
Physical Signoff (DRC & LVS).
Deliver SOC chips within schedule.
Qualification:
MUST HAVE
Have clear and good concept for digital IC design, including timing and semiconductor knowledge.
Good team-player with open-minded and proactive working style
Good communication skills in English both writing and verbal
BSEE or above in related field.
NICE TO HAVE
Experiences in EDA tools, specially Place and Route tools is a strong plus.
Experiences in IC design is a strong plus.
Experience in Unix/Linux working environment is a plus.
Experience in TCL, Perl language is a plus.
【招聘流程】
投遞簡歷→技術筆試→技術面試→HR面試→錄用
【投遞簡歷注意事項】
招聘范圍：面向全國各高校
招聘人數：15
簡歷投遞日期：9-12月
投遞方式：請各位同學以郵件形式發(fā)送中英文簡歷至campus2016@availink.com，且將郵件主題命名為“學
校-學歷-專業(yè)-姓名-應聘職位”。
鄭重提示：本信息來源于網絡，請仔細甄別，僅供參考！請您在簽合同之前切勿支付任何形式的費用，以免上當受騙！